大家好，今天小编关注到一个比较有意思的话题，就是关于c语言非门的问题，于是小编就整理了5个相关介绍c语言非门的解答，让我们一起看看吧。
- 设计一组合逻辑电路，当输入A，B，C（A为高位）所代表的二进制数能被3整除时输出为1，否则输出为0.要求：（1）画出真值表;（2）写出逻辑表达式；（3）用与非门实现？
- 与非门的开关条件？
- plc语言有几种表示方法？
- 使用74ls138和必要的逻辑门（74LS20与非门）设计三变量表决器电路，要求写出设计的过程？
- 环形振荡器是什么？
设计一组合逻辑电路，当输入A，B，C（A为高位）所代表的二进制数能被3整除时输出为1，否则输出为0.要求：（1）画出真值表;（2）写出逻辑表达式；（3）用与非门实现？
1，设计一个组合电路，它能接受3位二进制数，其输出的二进制数等于输入二进制数 的平方。 先列真值表如下： 输入 输出 000000000 001000001 010000100 011001001 100001000 101011001 110100100 111110001 再画出卡诺图： 写出逻辑表达式： 画出逻辑电路图： 做这个题，在纸上写、画，还不算难。弄到屏幕上，就太麻烦了。 建议楼主自己试试，有不懂的地方，可以追问。
与非门的开关条件？
与门:Y=ABCD。。。，输出与输入是“乘”的关系，只要一个输入端是0，输出就是0，用控制条件来说明就是:任何一个控制端是0，门就被关闭了;只有全部输入端是1，输出才是1，也就是控制端全为1，门才打开，输出等于输入。逻辑上说就是要满足所有条件。至于控制端与信号端的区分，要看具体电路的信息传递的流程，最简单的控制门就是2个输入端，一个是控制端，一个是信号端。
或门:Y=A+B+C+D。。。，输出与输入是“加”的关系，只要一个输入端是1，输出就是1，逻辑和与门相反，只要一个条件满足，输出为真。只有全部输入端是0，输出才是0。当电路是低电平有效时，或者说在负逻辑电路中，用或门做控制门，控制端全为0时，门打开，输出等于输入。
plc语言有几种表示方法？
①梯形图语言：以图形方式表达触点和线圈以及特殊指令块的梯级。
③逻辑图语言：类似于数字逻辑电路结构的编程语言，由与门、或门、非门、定时器、计数器、触发器等逻辑符号组成。
④功能表图语言：又称状态转移图语言，它不仅仅是一种语言，更是一种组织控制程序的图形化方式，对于顺序控制系统特别适用。
⑤高级语言：为了争抢PLC的运算、数据处理及通信等功能，特别是大型PLC，可***用高级语言，如BASIC、C、PASCAL语言等。
使用74ls138和必要的逻辑门（74LS20与非门）设计三变量表决器电路，要求写出设计的过程？
3输入变量A,B,C，0=反对，1=赞成，小数服从多数，一个输出F，F=0不通过，F=1通过，对应74ls138真值表(输出有效低电平)，F=Y3+Y5+Y6+Y7=(Y3'Y5'Y6'Y7')'，74ls138的4个输出Y3,Y5,Y6,Y7接到4输入与非门，与非门输出就是表决结果F。
环形振荡器是什么？
环形振荡器：三个非门或更多奇数个非门输出端和输入端首尾相接，构成环状。 以三个非门为例，即非门A输出端到非门B输入端，非门B输出端连接到非门C输入端，非门C输出端到连接非门A输入端，在其中任何一个连接的位置都可以引出输出信号。 原理： 以三个非门为例，***定某一时刻T0，非门A输入端变为高电平，则非门A输出端（非门B输入端）在非门延迟时间ΔT后（T=T0+ΔT）变为低电平，T=T0+2ΔT后非门B输出端（非门C输入端）变为高电平，T=T0+3ΔT后非门C输出端（即非门A输入端）由高电平变为低电平，此时非门A输入端电平与T0时正好相反……依次类推，6ΔT后非门A输入端又变回高电平完成一个周期的振荡，如此往复。 基本特性： 振荡周期 = 单个非门延迟时间×非门数×2 变化： 还可以在其中一个节点（两个非门之间）加上阻容或感容延迟网络来改变振荡周期，总的振荡周期就是上面式子的周期加上延迟网络的延迟时间。 应用： 这种振荡器的特点是线路简单，起振容易，如果不加延迟网络则不需要阻容元件，便于集成化，缺点是没有延迟网络频率不便于灵活选择，要实现低频振荡需要很多的非门因而不易实现，另外由于门电路延迟时间有一定误差，制作时频率不太准确。如果加上阻容网络，则与同样需要阻容元件的对称多谐振荡器或非对称多谐振荡器相比，所需芯片面积和成本不占优势。
到此，以上就是小编对于c语言非门的问题就介绍到这了，希望介绍关于c语言非门的5点解答对大家有用。
